FPGA逻辑设计工程师(J10579)

负责FPGA软件需求分析、方案设计、编码、仿真验证等开发工作；

负责FPGA的资源和时序优化；

负责项目研制所需相关文档编制。

熟练掌握Verilog或VHDL硬件描述语言，熟悉FPGA设计开发流程；

熟悉主流厂家IDE开发环境，熟练掌握Modelsim等常用仿真工具；

掌握和理解FPGA的时序约束和时序收敛相关方法；

具有扎实的数字电路时序知识基础；

掌握AXI、RapidIO、DDR3.Cameralink、HDMI、SelectIO等接口协议；

具有HDMI、Cameralink、LVDS等视频接口及图像编解码算法开发、应用经验优先；

具备良好团队协作、沟通能力和文档编写能力；

熟悉嵌入式计算机设计，特别是高速电路设计。