SerDes 模拟设计资深工程师(J10006)

- 负责SerDes中使用的AMS电路的设计/移植和开发，包括不同电路拓扑的评估；

- 从事架构、高速串行和并行接口设计、定义规格和实施模块，如RX/TX电路包括CTLE、AGC、DFE、高速串行器、反串行器，和时钟电路包括PLL、DLL、PI、偏置电路和调节器；

- 定义测试、验证、QA计划并执行设计审查；

- 与版图设计师合作并实现IP产品化。

- 电子工程相关专业，硕士毕业6年以上工作经验，博士毕业3年以上工作经验；

- 在设计模拟混合信号电路块方面有扎实的理解和经验，包括带隙、偏置电路、LDO稳压器、放大器、比较器、开关电容电路、ADC、DAC、振荡器、滤波器、Tx/Rx均衡技术和电路，如去加重、CTLE、DFE、CDR架构和实现，高速数字电路（序列化器、反序列化器、计数器、除法器等）；

- 了解常见的高速接口协议（如PCIe、USB、SATA、DDR和LPDDR等）；

- 对模拟混合信号设计有深入的了解，在低至3nm的先进工艺、FinFet、SOI和体硅CMOS中具有高速串行和并行电路的经验；

- 具有丰富的Cadence Virtuoso、Calibre、Hspice/Spectre和静态时序分析工具（如Nanotime）使用经验；

- 构建verilogA/AMS行为模型，在matlab/C/Python中对模拟回路建模；

- 对ESD需求有深入的了解；

- 具有出色的解决客户问题和及时交付结果的能力。