SRAM Instance 技术负责人（FinFET Memory Lead）(J10342)

1、全面负责FinFET先进工艺节点（14nm/12nm/7nm）SRAM Instance定制业务的技术方向规划、整体项目推进、落地执行与最终交付质量管控，统筹把控项目全流程，确保产品完全匹配客户技术规格、既定流片进度及量产良率核心目标。

2、主导客户需求拆解、技术调研与规格定义工作，精准梳理SRAM产品核心参数，包含存储容量、位宽、工作频率、工作电压、高低温温度等级、全场景PVT工作条件、动态/静态功耗、芯片面积、Bank架构、IO端口配置、读写稳定性、可靠性等核心指标，输出完整可落地的技术实施方案与项目可行性评估报告。

3、搭建并持续迭代优化FinFET工艺SRAM全套设计方法学体系，构建标准化研发流程，核心覆盖：Bitcell器件选型、读写稳定性专项设计（SNM、WNM、WLM指标优化）、多场景Corner PVT仿真体系搭建、Monte Carlo随机波动仿真策略制定、电源完整性（IR-drop）优化、同步开关噪声（SSN）抑制、存储阵列噪声隔离方案设计。同时针对性解决先进工艺特有问题，包含良率提升、长期可靠性保障、器件mismatch失配优化、自热效应（self-heating）抑制、BTI偏置温度不稳定性等工艺效应处理，形成从设计、仿真、验证、版图到最终Sign-off的全流程标准化作业规范。

4、统筹制定项目整体验证策略，独立定义功能验证、时序验证、电气参数验证、边界条件验证、低电压极限验证、老化可靠性验证等全维度验证内容，搭建标准化仿真矩阵、明确验收标准与覆盖率要求，全程审核验证数据、把控验证质量，对项目最终验证结果全权Sign-off负责。

5、统筹协调电路设计、版图实现、物理验证全环节工作，严格遵循FinFET先进工艺严苛物理设计规则，全程管控设计质量，确保项目DRC、LVS、ERC零违规，满足流片准入标准。

6、负责项目全周期风险识别、预判与管控，牵头攻克关键技术难题，针对流片后硅片失效问题进行精准定位、根因分析，完成仿真数据与硅测实测数据对标迭代，形成“设计-流片-验证-复盘-优化”的技术闭环体系。

7、主导团队技术资产沉淀，系统性梳理汇总项目实战案例、标准化设计模板、仿真数据库、硅片测试数据、行业Benchmark参数、量产良率数据，搭建公司核心SRAM技术资产库，实现技术复用与迭代升级。

8、深度对接Foundry代工厂及PDK研发团队，精准吃透FinFET工艺特性、器件模型参数与物理设计规则，保障工艺理解、模型准确性、设计规范全面落地到项目研发中。

9、负责内部研发进度统筹管理，常态化对接客户开展技术沟通、方案讲解、技术评审工作，支撑售前技术方案输出、项目阶段性评审及最终交付落地。

10、针对Compiler业务暂不立项现状，负责相关技术预研、核心模块技术储备，持续评估未来业务落地的可行性与投入方案，为团队技术迭代储备核心能力。

1、本科及以上学历，微电子、集成电路、电子工程等相关专业，5年及以上FinFET先进工艺（14nm/12nm/7nm至少一种）SRAM设计、流片及量产实战经验。

2、精通6T/8T SRAM Bitcell架构原理，熟练掌握灵敏放大器、行列译码器、电平转换器、读写控制逻辑等SRAM完整电路架构的设计原理与优化方法。

3、深入理解FinFET工艺核心特性，精通SNM静态噪声裕量、全场景PVT工况、Monte Carlo统计仿真、器件mismatch失配、自热效应、IR-drop压降、电源噪声、量产良率等核心技术指标的优化逻辑与落地方案。

4、具备完整的SRAM Instance独立项目交付经验，可独立统筹完成从客户需求对接、方案设计、仿真验证、版图管控到流片、硅后复盘的全流程工作。

5、具备成熟的Memory验证体系搭建能力与项目Sign-off资质，可独立制定全套验证策略、审核仿真与实测数据、严格把控项目交付质量。

6、具备优秀的客户技术沟通、专业方案输出、项目进度管理及跨团队协作能力，可高效统筹内外部资源推进项目落地。

7、具备体系化的设计方法学搭建能力，拥有技术案例库、仿真数据库、标准化流程体系沉淀的实战经验与主动迭代意识。