ASIC设计中端工程师
兆芯岗位职责:1、负责 SoC/ASIC 芯片模块或全芯片逻辑综合/物理综合,制定综合策略,完成 RTL 到物理布局布线阶段工作,优化 PPA(功耗、性能、面积)指标; 2、独立编写、维护 SDC 时序约束文件,完成静态时序分析 STA,定位时序违例并提供解决方案,负责时序收敛优化,及芯片时序 Sign-off; 3、负责形式验证 LEC/Formality检查,保证 RTL 与综合网表、物理实现网表逻辑一致性,确保逻辑无偏差; 4、负责低功耗实现,编写 UPF/CPF 功耗约束,完成功耗分析、电源域检查,解决低功耗综合与时序问… 岗位要求:1、硕士及以上学历,电子信息类、计算机类、自动化类相关专业,2年及以上相关工作经验; 2、熟悉数字集成电路设计全流程,掌握 DC/Genus 综合、PrimeTime STA、LEC/Formality、Spyglass、ICC/Fusion Compiler/Innovus 等主流 EDA 工具; 3、熟悉 SDC 时序约束编写、时钟 / 复位结构分析与时…