兆易创新
数字设计工程师
RESPONSIBILITIES
岗位职责
设计芯片整体架构和子系统的微架构，输出相应的设计文档；
负责soc的整体时钟方案、复位方案，并指导子系统内部时钟、复位、低功耗以及安全相关的实现；
完成RTL编码和SDC、UPF等交付；
使用EDA工具和QA工具保证交付质量；
参与和支持soc验证、PR、时序、性能等优化；
参与芯片测试和对芯片量产进行支持
REQUIREMENTS
任职要求
微电子相关专业，硕士以上学历，芯片行业三年以上相关工作经验；
具有丰富的数字soc前端设计能力，具有多种不同种类soc芯片实际设计经验，理解soc芯片架构；
具有丰富的verilog设计技巧，具有设计或管理超过10万行代码经验；
具有多款芯片实际流片量产经验；
具有很强的debug能力，有实际验证/测试/量产等问题调试经验与能力；
良好的沟通能力和团队协作能力
信息来自企业官方招聘渠道
OfferSeek 对公开岗位信息进行聚合、去重和结构化整理，最终申请以企业官方页面为准。