兆易创新
模拟设计资深工程师
RESPONSIBILITIES
岗位职责
负责芯片级模拟与混合信号模块架构设计、指标分解与电路实现,包括但不限于 Bandgap、LDO、运放、比较器、基准源、OSC、PLL 子模块、ADC/DAC、SRAM等;
主导关键模块从规格定义到量产导入的全流程设计,完成原理设计、仿真验证、版图指导、后仿收敛及风险闭环;
负责 PVT、Monte Carlo、Mismatch、Noise、PSRR、CMRR、环路稳定性、启动与保护等关键指标分析与优化;
与版图工程师协同完成高质量版图实现,指导匹配、寄生控制、隔离、ESD/Latch-up 及可制造性设计
REQUIREMENTS
任职要求
硕士及以上学历,微电子/电子/电路/自动化/计算机等相关专业; 2、3年及以上模拟/混合信号 IC 设计经验;
具备扎实的模拟电路基础,能够独立完成关键模块架构权衡与电路收敛;
熟练使用主流 EDA 工具与设计流程,具备完整前后仿经验和问题定位能力;
熟悉先进及成熟工艺节点设计约束,理解器件模型、寄生效应、可靠性与工艺偏差影响;
具有良好的团队协作意识能力和解决问题的能力,良好的沟通能力;
有高精度低噪声AD/DA 设计经验者优先;有SRAM设计经验者优先;有量产经验者优先
信息来自企业官方招聘渠道
OfferSeek 对公开岗位信息进行聚合、去重和结构化整理,最终申请以企业官方页面为准。
