半导体封装Layout工程师

1、独立负责FCBGA、WBBGA、FCCSP、HBM等先进封装的全流程Layout设计，完成封装架构评估、Ball/Bump Map排布、高速Serdes/DDR/HBM信号走线与等长控制。

2、与芯片后端设计团队、SI/PI仿真团队、系统团队协同，完成封装设计迭代优化，解决高速信号串扰、电源压降等核心问题。

3、主导封装设计的DFM评审，协助封测厂完成工艺能力评估，输出BOM、Gerber、封装说明等全套生产交付文件，保障产品顺利NPI导入与量产。

4、参与制定和优化公司内部封装Layout设计规范、DRC检查规则，提升团队设计标准化水平。

5、解决量产阶段出现的封装设计相关工程问题，推动产品良率与可靠性提升。

1、微电子、集成电路等相关专业，本科及以上学历，3-5年以上半导体封装Layout全职工作经验。

2、熟练使用Cadence APD、CAM350、Allegro Package Designer等专业封装设计工具，绘制原理图，具备复杂多层基板Layout实战经验。

3、精通FCBGA、2.5D/3D等先进封装结构与设计规则，熟悉主流OSAT封测厂的制程能力与设计限制。

4、具备高速接口（Serdes、DDR5、HBM等）封装Layout项目经验，能独立完成信号阻抗、等长、串扰的设计管控。

5、具备良好的项目管理意识，能独立推进多项目并行交付，具备较强的跨部门沟通与问题解决能力。