版图设计工程师-Layout Design Engineer(J21690)

1. 版图设计与优化：根据集成电路原理图完成版图设计，规划版图的floorplan，与电路设计工程师协同优化版图以确保电路性能最优化；

2. 物理验证与签核：完成版图物理验证，包括DRC、LVS、ERC等，确保版图符合设计规则与电气要求；

3. 设计规则分析与总结：参与Layout design rule的分析与总结，理解设计规则背后的工艺要求；

4. 标准单元库构建：参与标准单元库的版图设计及DRC QA pattern的制定与维护。

1. 教育背景与专业知识：本科及以上学历，微电子、集成电路或相关专业毕业；

2. 专业技能与资格：熟悉全定制设计流程的版图设计、物理验证与参数提取，能使用Cadence/Synopsys、StarRC、DRC/LVS等EDA工具；

3. 行业与专业经验：具备一定的工艺和OPC知识，能理解design rule背后的工艺与OPC要求，有3D架构相关工艺经验者优先；

4. 项目/任务成果：参与过至少两款芯片的全定制版图设计与物理验证，并完成相关签核；

5. 其他要求：具有良好的学习能力、沟通能力和团队合作精神，能在多团队协作中推进版图设计落地。