【实习】数字IC设计工程师（提供转正机会）

1. 负责数字IC模块级或子系统级设计，参与芯片规格定义、方案设计和模块划分；
2. 使用Verilog/SystemVerilog完成RTL代码编写，确保设计满足功能、性能、功耗和面积要求；
3. 搭建模块级或系统级验证环境，编写测试计划、测试用例，进行功能仿真和回归测试，协助验证团队完成验证收敛；
4. 参与ASIC前端设计流程，包括综合、静态时序分析（STA）、功耗分析等，与后端团队协作完成时序收敛；
5. 参与FPGA原型验证，进行板级调试和系统联调；
6. 编写和维护设计文档、验证报告、用户手册等相关技术文档；
7. 跟踪芯片设计进度，协助解决设计、验证、后端实现以及测试过程中出现的技术问题

1. 电子、微电子、集成电路、计算机、通信等相关专业硕士学历；
2. 具备扎实的数字电路基础，深入理解时序逻辑、组合逻辑、状态机、跨时钟域处理、低功耗设计等；
3. 熟练掌握Verilog/SystemVerilog硬件描述语言，具备良好的RTL编码风格和设计规范意识；
4. 熟悉ASIC或FPGA设计流程，熟练使用VCS、Verdi、Vivado、Design Compiler、PrimeTime等至少一种或多种工具；
5. 了解常见验证方法学，有UVM验证经验或模块级验证平台搭建经验者优先；
6. 具备良好的沟通能力、团队协作精神和问题解决能力；
7. 工作认真细致，有责任心和主动性。

实习时间要求：优先2027届毕业生，至少提供4个月，每周4-5天出勤，实习表现优秀者，提供转正机会