AI推理一体机FPGA开发工程师

• FPGA逻辑开发与设计：负责AI推理一体机相关FPGA模块逻辑设计、代码编写、模块集成、时序收敛，完成工程迭代与版本维护，支撑异构算力硬件正常运行。
• 仿真验证与上板调试：独立完成模块级、系统级功能仿真、时序仿真，编写Testbench；负责板级调试、硬件联调、问题定位与修复，保障FPGA功能稳定、时序可靠。
• 推理算法FPGA适配加速：理解大模型推理基本算法原理，配合算法、架构团队完成推理算子、矩阵运算、数据吞吐等逻辑的FPGA加速实现，优化推理时延、吞吐与硬件资源利用率。
• 整机软硬件联调：配合GPU、主控、外设、高速接口完成整机联调，解决软硬件协同、数据交互、带宽瓶颈、算力异常等问题，适配推理一体机整机交付标准。
• 技术文档沉淀：输出模块设计文档、仿真报告、调试日志、版本迭代说明，沉淀FPGA推理加速开发规范，支撑团队标准化开发。
• LPU/算力核开发迭代（优先拓展）：根据产品规划，参与LPU算力单元、AI加速核、自定义推理算子硬件化开发与优化，推进下一代异构推理架构升级。

• 本科及以上学历，电子信息、微电子、通信、自动化、计算机等相关专业，1-3年FPGA开发经验，优秀应届生可放宽。
• 熟练掌握Verilog HDL，具备扎实的时序逻辑、组合逻辑设计能力，熟悉FPGA开发完整流程：编码、仿真、综合、布局布线、时序优化、上板调试。
• 熟练使用Vivado/Quartus等开发工具，熟悉ModelSim仿真工具，具备独立仿真、查错、时序收敛调试能力。
• 了解AI大模型推理基本原理，熟悉矩阵乘、卷积、量化、并行计算等AI加速基础，有推理算法硬件化落地经验优先。
• 熟悉常用高速/低速接口（DDR、PCIe、Serdes、UART、SPI、I2C等），具备板级联调、硬件问题排查能力。
• 学习能力强、逻辑清晰、具备良好的研发规范和文档习惯，能配合软硬件团队协同迭代。

    优先加分项

• 有LPU开发、AI算力核、NPU/推理加速核FPGA开发经验优先；
• 有大模型推理、深度学习算子FPGA硬件加速、量化推理落地经验；
• 有AI推理一体机、嵌入式异构硬件开发经验；
• 熟悉数据吞吐优化、流水线设计、乒乓操作、时序收敛、资源优化技术