AI推理一体机FPGA开发高级工程师

• FPGA推理架构整体设计与迭代：负责AI大模型推理一体机FPGA端整体架构方案设计、模块拆分、架构评审与版本迭代，主导推理架构优化，支撑大模型低延迟、高吞吐推理落地。
• 推理全链路性能分析与瓶颈攻坚：负责FPGA侧大模型推理全链路性能评估、算力测算、瓶颈定位，针对时延、吞吐、资源占用、带宽瓶颈等问题输出系统性优化方案，完成性能闭环优化。
• 高端流水线与吞吐优化设计：主导FPGA推理核心流水线架构设计、多级流水拆分、乒乓缓存、并行调度、数据吞吐优化，解决推理过程中数据阻塞、算力空置、带宽利用率低等核心问题，极致提升整机推理吞吐与实时性。
• 推理算法硬件化落地与优化：深度理解大模型推理机制、量化推理、矩阵运算、KV Cache、张量计算等核心逻辑，独立完成各类推理算子的FPGA硬件化实现、适配与精度&性能平衡优化。
• 系统级仿真与上板调试攻坚：负责系统级功能仿真、时序仿真、时序收敛与高频优化，主导整机联调、跨模块问题排查，解决软硬件协同、GPU交互、高速接口传输、算力异常等复杂疑难问题。
• LPU/自研推理算力核开发：主导LPU算力单元、AI加速核、自定义推理硬件指令集与算子核的设计、开发与迭代，搭建自研FPGA推理加速体系，构建产品核心技术优势。

• 本科及以上学历，电子信息、微电子、通信、自动化、人工智能等相关专业，5年及以上FPGA完整开发经验，有AI推理/深度学习硬件加速独立项目经验。
• 精通Verilog HDL，熟练掌握FPGA全套开发流程，具备极强的时序收敛、高频设计、资源优化、时序约束能力，能独立解决复杂时序与系统级问题。
• 精通FPGA推理加速架构设计，熟练掌握流水线设计、并行架构、乒乓操作、数据吞吐优化、带宽优化等核心技术，具备大规模数据流系统优化经验。
• 熟练使用Vivado/Quartus、ModelSim等开发仿真工具，具备系统级仿真、性能建模、瓶颈分析能力。
• 熟练掌握PCIe、DDR、高速串行接口等高速数据交互架构，具备软硬件联调实战经验。
• 具备独立架构设计、技术攻坚、方案决策能力，逻辑思维严谨，具备良好的项目推进与跨团队协同能力。

    优先加分项

• 深入理解大模型/深度学习推理算法，熟悉量化推理、矩阵乘、张量计算、激活函数、KV Cache等推理核心机制，可独立完成算法硬件化适配与性能调优。
• 具备LPU、NPU、AI算力核、推理加速IP核独立开发与迭代经验；
• 有大模型FPGA端全链路推理加速、量化推理落地、长文本推理优化经验；
• 有一体机、AI推理整机、国产化算力硬件研发经验