IC Layout(J11937)

1、 根据电路和设计规则，完成模拟版图的设计和验证（DRC、LVS、ERC等），确保版图合规。

2、 在资深版图工程师的指导下，完成版图的布局，布线，优化工作，协助完成版图交付。

3、 配合电路工程师完成器件匹配，走线优化，寄生优化，噪声隔离等基础版图优化工作，协助完成后仿真数据收集。

4、 理解代工厂工艺规则与器件结构，协助完成版图文档整理，版图归档，交付物整理，参与项目复盘与基础问题学习，跟进流片前后基础问题排查。

1、 2026/2027届本科以上学历，微电子，电子信息，集成电路，电子科学与技术相关专业。

2、 掌握扎实的数电，模电，半导体物理器件，CMOS工艺基础，了解MOS器件，电阻电容基本特性。

3、 了解版图基础常识，包括器件匹配，天线效应，闩锁效应，ESD，寄生，电流密度等。

4、 熟悉Linux基础操作，能熟练使用Cadence Virtuoso完成版图绘制，熟悉Calibre等验证工具。

5、 良好的英语书面和口头表达能力。

6、 有较强的学习能力，沟通能力，有较好的团队合作精神。