芯片设计工程师（PCIE方向）

1、负责PCIe子系统在SoC芯片中的集成设计，包括商用PCIe Controller IP与PHY的选型评估、配置、集成及接口对接；

2、深入理解PCIe协议，负责PCIe子系统的功能配置、参数规划（Lane数、速率、中断、错误上报等），确保满足产品规格要求；

3、负责PCIe IP与SoC其他模块（总线、DMA、中断控制器等）的接口设计与互连，完成时钟/复位/电源域的规划与集成；

4、组织并参与PCIe相关的验证工作，与验证团队协作制定验证计划，定位并解决仿真、FPGA原型验证及芯片bring-up阶段的PCIe链路训练、兼容性等问题；

5、承担SoC中其他数字模块的设计工作，包括需求分析、微架构设计、RTL编码、模块级验证及相关设计文档编写；

6、配合后端团队完成综合、时序约束编写、时序收敛、DFT及低功耗设计（UPF）等工作；

7、支持芯片回片后的调试与测试工作，输出设计文档、集成文档及相关技术规范。

1、微电子、集成电路、电子工程、计算机等相关专业，硕士学历3年以上、本科学历5年以上数字IC设计/SoC设计相关工作经验；

2、理解PCIe协议（Gen3/Gen4/Gen5），熟悉TLP包结构、数据链路层、LTSSM链路训练状态机、流控及错误处理机制，有商用PCIe IP集成与使用的实际项目经验；

3、具备扎实的SoC设计能力，能独立完成模块微架构设计、RTL编码与调试，有良好的编码规范和设计文档习惯；

4、精通Verilog/SystemVerilog，熟练使用主流EDA工具（VCS、Verdi、Spyglass、DC、PrimeTime等），熟悉综合、STA、Lint/CDC检查流程；

5、熟悉AMBA总线（AXI/AHB/APB）及常见SoC架构，了解DMA、中断、低功耗（UPF）、时钟复位设计；

6、具备FPGA原型验证或硅后调试经验，能独立分析定位PCIe链路与系统级问题者优先；

7、有完整SoC芯片流片经验者优先，熟悉SerDes/PIPE接口基本概念者优先；

8、具备良好的沟通能力和团队协作精神，工作主动、责任心强，能适应PCIe与通用SoC设计并行推进的工作节奏；

9、了解CXL、NVMe、SR-IOV、热插拔等相关协议者优先。