全网官方招聘渠道聚合
汇聚实习、校招与社招岗位，去重整理官方招聘信息源，帮你跳过中间环节，直接触达最新机会。
默认展示全部岗位，可按时效筛选最新机会，超过 7 天的岗位会被明确标注， 帮你快速判断岗位的新鲜度。
这些新鲜机会来自持续扩张的官方岗位库
岗位职责：1.负责高速数模混合电路的版图布局布线工作，配合前端设计完成相应模拟电路BLOCK的版图优化迭代； 2.可以独立完成相应版图的DRC/LVS/ERC/PERC/DFM等验证工作；输出模拟后端交付件(LEF/GDS/spice/DEF/PV report)等； 3.持续优化版图并减少寄生、串扰，优化EMIR，规避后端版图ESD风险； 4.与电路设计工程师充分沟通，确保版图符合设计者的要求。 岗位要求：1.微电子、电子相关专业本科及以上学历； 2.理解高速模拟版图的重点，有高速设计经验者优先； 3.熟悉先进工艺finfet 12nm以下版图设计方法与DRC，有对应流片工作经验者优先； 4.熟练使用版图设计工具Virtuoso/Calibre等； 5.具备良好的沟通能力和工程责任感，能够在团队协作中推动问题闭环。
岗位职责：1.参与 SoC 系统级/子系统级/模块级验证策略与验证计划制定； 2.阅读设计文档，理解设计需求，提取验证点并编写验证计划； 3.参与基于 UVM 的模块级/子系统级/系统级验证环境搭建、调试和维护； 4.开发测试用例，执行仿真，定位并调试问题，配合设计人员收敛 bug； 5.执行验证计划，进行覆盖率收集、分析和提升，定义并分析相关验证指标； 6.参与 SoC 低功耗、时钟复位、Debug、总线、接口等方向的验证工作； 7.配合设计、EMU/FPGA 和软件团队完成系统级验证； 8.参与验证脚本和自动化流程建设，… 岗位要求：1.本科及以上学历，微电子、集成电路、电子工程、计算机、通信等相关专业； 2.掌握数字电路基础，熟悉 Verilog/SystemVerilog，了解 C 语言； 3.了解 UVM 验证方法学，有 SystemVerilog/UVM 课程、项目或实习经验者优先； 4.熟悉 Linux 环境，掌握 Python/Shell/Tcl 中至少一种脚本语言； 5.了…