全网官方招聘渠道聚合
汇聚实习、校招与社招岗位，去重整理官方招聘信息源，帮你跳过中间环节，直接触达最新机会。
默认展示全部岗位，可按时效筛选最新机会，超过 7 天的岗位会被明确标注， 帮你快速判断岗位的新鲜度。
这些新鲜机会来自持续扩张的官方岗位库
岗位职责：1. 负责视频压缩IP的评估，跑数据，输出主客观质量对比。 2. 负责IP的集成，与SoC的系统的对接（如AXI 通道上添加功能模块，如帧压缩）。 3. 负责IP的带宽，性能评估。 4. 负责与软件团队对接如何使用，进一步优化压缩参数，提高压缩质量，或者debug出现的现象 岗位要求：1. 熟悉数字图像处理。 2. 熟悉硬件设计，具有RTL Coding经验。 3. 熟悉ASIC设计中的异步，时序约束等概念。 4. 熟悉ASIC设计的EDA工具的使用，如VCS、Verdi、DC等。 加分项： 1. 熟悉数字视频压缩，熟悉压缩标准中的一个或者多个，如JPEG、H.264、HEVC、H.266。 2. 熟悉码率控制。 3. 独立完成过一个完整…
岗位职责：1. 负责显示通路的IP（DPU、GPU）维护和集成工作。 2. 与软件团队debug显示通路上的问题 岗位要求：1. 熟悉数字图像处理。 2. 熟悉硬件设计，具有RTL Coding经验。 3. 熟悉ASIC设计中的异步，时序约束等概念。 4. 熟悉ASIC设计的EDA工具的使用，如VCS、Verdi、DC等。 加分项： 1. 做过显示通路的相关工作，熟悉视频时序概念。 2. 熟悉显示通路上的处理算法。 3. 独立完成过一个完整的IP设计
岗位职责：负责自研ISP相关数字前端设计，包括RTL编码、仿真验证与逻辑综合，参与图像处理算法的硬件实现及性能优化 岗位要求：1. 教育背景：微电子、电子工程、集成电路、通信或相关专业，应届本科或硕士毕业生。 2. 数字电路基础：系统学习过数字逻辑电路、数字集成电路设计课程，理解同步时序设计、状态机、流水线等基本概念。 3. Verilog HDL：掌握Verilog HDL语法，能编写基本的RTL代码（如计数器、FIFO、简单接口模块），有课程实验或毕业设计中用Verilog实现…
岗位职责：1. 根据设计需求、架构和规格，制定验证方案和计划。 2. 根据验证方案和计划，搭建IP或SoC验证环境，开发和调试测试用例、Check机制等。 3. 分析和定位测试用例错误原因，协助设计人员定位和解决问题。 4. 验证回归，收集和分析覆盖率。 5. 输出验证报告。 6. 提升验证效率，如采用自动化脚本、高效验证方法等 岗位要求：1. 微电子、电子工程等相关专业，硕士及以上学历。 2. 有IP或SoC验证经验，熟悉验证流程。 3. 熟练掌握Verilog/SystemVerilog/Python等。 4. 熟练掌握UVM验证方法学。 5. 熟悉AMBA总线，具有ISP、Codec、NPU、Display等相关验证经验优先。 6. 具有良好的表达沟通能力及团队合作精神，具有较强的独立工…
岗位职责：1. 根据设计需求，完成SoC芯片中子模块的设计、集成、仿真等工作。 2. 根据设计需求，完成第三方IP的配置、集成、仿真等工作。 3. 完成SDC、UPF的编写和检查，完成综合与formal check等工作。 4. 完成性能、功耗分析。 5. 支持FPGA和Emulator原型验证。 6. 支持中后端工作，协助完成时序收敛。 7. 支持芯片Bring-Up，支持软件驱动开发及应用方案开发 岗位要求：1. 微电子、电子工程等相关专业，硕士及以上学历。 2. 精通Verilog/SystemVerilog硬件描述语言，具备规范化代码设计能力。 3. 深入理解SoC设计流程，熟练使用VCS、Verdi、Spyglass、DesignCompiler等EDA工具。 4. 参与/掌握以下一项或者多项技术： (1) CPU、NoC、DDR、MIPI CSI、MIP…