UVM 验证工程师 UVM Verification Engineer(J21068)

深度使用AI编程工具，优化或搭建UVM环境，创建和补充Test Pattern等，提高验证效率。

全芯片与模块级验证：负责DRAM产品FullChip及模块级电路设计验证，确保设计功能与时序符合规格要求；

UVM验证平台搭建：开发UVM验证平台，包括测试环境构建与回归测试系统建设，推动验证效率与覆盖率的持续提升；

行为模型与Protocol Checker开发：基于存储器架构与功能，开发行为模型、断言、检查器及监视器，强化验证的可观测性；

测试规划与覆盖率分析：制定测试计划并验证设计功能，运行覆盖率和回归测试，分析覆盖率缺口并制定多样化策略填补漏洞；

设计调试支持：为设计团队提供电路调试支持，推动问题定位与解决。

教育背景与专业知识：硕士及以上学历，微电子、集成电路或相关专业毕业，具备CMOS电路设计的基础知识；

专业技能与资格：擅长UVM框架、能够熟练搭建UVM环境，创建Test Pattern及Assertion进行功能验证，有一定的SDF+netlist调试经验

行业与专业经验：有使用Claude code/codex/Cursor等AI编程工具者优先，具备DRAM产品验证经验者优先；

项目/任务成果：至少独立负责过IP或者SoC中一个模块级验证工作，包括验证平台搭建，编写testplan，覆盖率收敛等；

其他要求：具有良好的团队协作与沟通能力，学习能力强，能在灵活、动态的环境中保持自驱力。