NPU架构工程师(J34730)

参与下一代神经网络处理器（NPU）的整体架构设计与微架构探索，包括指令集定义、数据流方案选型、存储层次规划及片上互联策略制定。

负责AI算法到硬件架构的映射分析，针对主流模型（如Transformer、CNN、LLM）进行计算密度、访存带宽、时延等维度的瓶颈分析与架构优化。

搭建性能模型（Performance Model） ，使用C++/Python/SystemC进行架构探索和早期性能评估，指导设计团队进行PPA（性能、功耗、面积）权衡。

与设计团队紧密配合，完成微架构规格文档撰写及设计交付。协同验证团队完成架构级别的功能与性能验证。

跟踪AI算法演进趋势（如稀疏化、量化、MoE等），提前布局下一代架构的技术储备。

计算机体系结构、微电子、电子工程、人工智能等相关专业。

扎实的计算机体系结构基础，熟悉流水线、存储层次、片上互联、DMA等基本概念。

熟练掌握C++/Python，具备一定的建模或算法开发能力。

了解AI基础算法（如CNN、RNN、Transformer）及常见模型的计算模式与访存特征。

具备良好的英文文献阅读能力、技术文档撰写能力及跨团队沟通协作能力。