锐捷网络
27秋-FPGA开发工程师
RESPONSIBILITIES
岗位职责
参与交换机/路由器/防火墙/智能网卡等网络设备的FPGA设计、模块编码与仿真验证。
完成报文处理、流量管理、内容识别或加解密等核心算法的硬件化实现。
配合软硬件团队进行板级联调、时序收敛及问题排查，保障系统稳定运行
REQUIREMENTS
任职要求
硕士及以上学历，微电子、集成电路、电子通信、计算机等相关专业。
具备扎实的硬件数字电路基础，掌握Verilog/SystemVerilog，熟悉Xilinx/Altera等主流FPGA器件架构及开发流程。
了解计算机网络原理，对交换机/路由器报文转发机制、PCIe协议或高速接口（如DDR、以太网MAC等）有一定认知。
具备较强的逻辑分析能力与抗压能力，对底层硬件技术充满热情，善于团队协作。
加分项：在校期间有完整的FPGA项目经验，或在全国大学生集成电路创新创业大赛、电子设计竞赛中获奖者优先
信息来自企业官方招聘渠道
OfferSeek 对公开岗位信息进行聚合、去重和结构化整理，最终申请以企业官方页面为准。