3DIC设计主任工程师-3DIC Design Staff Engineer(J20681)

集成方案架构设计： 主导3DIC集成方案架构设计与版图绘制，涵盖硅中介层设计、键合工艺布局、TSV互连及RDL工艺等核心模块，输出满足功能与可靠性约束的版图方案；

多目标协同优化： 协同封装、工艺及产品工程团队，推动3D堆叠方案在性能、功耗、面积与成本（PPAC）多约束条件下的最优平衡，保障架构可实施性与市场竞争优势；

物理设计验证优化： 主导信号完整性、电源完整性、热仿真与机械应力分析在版图设计阶段的深度优化，主导版图设计规则建立与设计数据库维护，确保版图质量与可制造性同步对齐；

全定制设计流程实施： 主导全定制设计流程的版图绘制、物理验证与参数提取，使用指定EDA工具完成版图交付，解决从设计到验证闭环中的关键问题，保障设计一次性通过；

设计方法学沉淀： 主导3DIC版图设计方法论与规则演进的持续迭代，识别设计边界与工艺约束的耦合风险，输出设计指南与失效案例库，提升团队整体设计效能。

教育背景与专业知识：本科及以上学历，微电子/电子工程/物理等专业，具备扎实的半导体器件与版图设计基础，熟悉三维堆叠结构工作原理；

专业技能与资格：能使用Cadence、Synopsys、StarRC及配套工具完成版图设计、DRC/LVS检查及参数提取，能运用仿真工具完成信号完整性、热及应力分析，能阅读英文技术文献；

行业与专业经验：3年以上集成电路设计验证或版图设计经验，具备2.5D/3DIC版图设计实际经验者优先，了解封装与工艺流程及设计协同要求；

项目/任务成果：主导或作为核心成员完成至少1个3DIC或前沿封装版图设计项目并流片验证，具备通过定制版图优化实现性能或面积改善的交付案例；

其他要求：具有带领小型团队或跨职能协作能力，能主动识别风险并推动闭环，工作严谨细致，具备系统性分析与自驱学习能力。