异构集成主任工程师-Heterogeneous Integration Staff Engineer(J20680)

整合方案设计与验证： 主导2.5D封装异构集成方案的设计与验证（含CoWoS-S和CoWoS-L），对齐电路设计、封装材料与工艺能力边界，输出满足信号完整性、翘曲控制与可靠性要求的整体技术方案；

跨工段协同拉通： 主导Bumping、BVR、AB1、AB2等关键工艺环节的协同整合，拉通不同工艺段的技术参数与设计规则，主动识别耦合依赖与产能瓶颈，推进工艺窗口的前置对齐与迭代收敛；

整合风险管控与闭环： 辨识2.5D异构集成从设计到量产的关键风险（尤其因信号完整性、热应力与制程贴合度所引发的问题），组织专项攻关，主导跨部门联合技术评审，推动闭环落地；

技术标准化与复盘沉淀： 持续对标行业前沿封装演进路线及集成化趋势，主导技术方案评审与设计规则迭代，完善集成流程与失效经验库，支撑多项目并行开发的高效交付。

教育背景与专业知识：硕士及以上学历，微电子/物理/材料/机械等专业，具备扎实的半导体器件与封装结构设计基础；

专业技能与资格：具备高密度封装方案设计能力，能使用结构、应力或电磁仿真工具完成基础仿真与结果分析，具备DOE实验设计与失效分析能力；

行业与专业经验：熟练运用Bumping、BVR、AB、AB中至少两段工艺原理及职责实测，熟悉CoWoS-S、CoWoS-L，XDFOI等异构集成流程，具备3年以上2.5D/3D封装产品开发经历；

项目/任务与成果：主导或作为核心成员完成至少2个异构集成产品从开发到量产的完整交付，具备工艺窗口构建、良率提升或可靠性改善的实际项目成果；

其他要求：具有跨节点沟通与整合能力，能拉通各工艺域、研发/生产及外部合作伙伴协同决策闭环，具有较强的数据分析与问题解决策略。