3D堆叠整合主任工程师-3D Stacking PIE Staff Engineer(J20661)

堆叠方案设计与验证： 主导3D堆叠封装整体工艺方案的设计与开发，覆盖bumping/BVR/Assy等关键环节，制定封装结构、材料选型及工艺窗口，满足可靠性要求；

工艺整合与窗口锁定： 主导3D堆叠关键工艺节点的DOE实验设计与参数优化，建立并固化工艺窗口，联动量测与失效分析环节推动良率达标；

跨域协调与风险闭环： 协同封装设计、产品工程等团队完成技术边界对齐，识别并主导解决堆叠过程中的耦合风险与工艺冲突，推动方案从研发到量产的平稳导入；

技术迭代与经验固化： 主导3D堆叠专项技术对标与升级探索，沉淀设计准则与失效分析案例，完善工艺知识库并推广应用于新项目开发。

教育背景与专业知识：硕士及以上学历，微电子/材料/机械/物理等专业，具备扎实的半导体封装结构与堆叠原理知识；

专业技能与资格：能使用统计实验设计与数据分析方法完成工艺窗口优化，能阅读英文技术文献与标准；

行业与专业经验：3年以上前沿封装开发经验，熟悉Bumping、BVR或Assy核心流程中至少一个loop的完整工艺与技术要点；

项目/任务成果：主导或作为核心成员完成至少1个3D堆叠或2.5D封装项目的开发至验证，具备实际工艺窗口构建与良率改善成果；

其他要求：具有跨部门沟通与协作能力，能主动识别并推动技术风险闭环，工作严谨细致，有较强的流程执行力。