LPDDR/DDR控制器资深设计专家

作为LPDDR/DDR控制器领域的技术权威， 2，主导高带宽、低延迟、高可靠性的LPDDR6/5X和DDR5自研控制器的全流程设计、技术攻坚与团队技术引领，

负责突破LPDDR/DDR控制器核心技术瓶颈，

保障芯片LPDDR/DDR子系统的性能、功耗与稳定性，支撑公司高端SoC、AI芯片、服务器芯片等核心产品落地， 推动LPDDR/DDR控制器技术迭代与创新

精通LPDDR/DDR相关行业标准（JEDEC规范），深入理解LPDDR6/5X、DDR5控制器的工作原理、架构设计与实现细节，有完整的控制器从架构设计到量产落地的全流程经验。

精通Verilog/VHDL RTL编码，熟练使用Synopsys、Cadence等EDA工具（DC、PT、VCS、Verdi等），具备扎实的时序分析、功耗优化、面积优化能力，能独立解决设计中的高难度时序与逻辑问题。

熟悉LPDDR/DDR控制器核心模块（命令调度、地址映射、ECC、DFI接口、Training、电源管理等）的设计技巧，有高带宽、低延迟或RAS控制器设计经验者优先（如AI芯片、服务器芯片LPDDR/DDR控制器）。

了解LPDDR/DDRPHY与控制器的协同设计，熟悉DFI接口协议，能与第三方PHY IP高效协同，解决接口兼容性问题。

具备良好的技术分析与问题排查能力，能快速定位并解决研发、流片、量产过程中的技术难题，有复杂芯片LPDDR/DDR子系统故障排查经验者优先。

至少主导过2款及以上DDR4/DDR5/LPDDR4/LPDDR5控制器的全流程设计与量产，有高端SoC、AI芯片、服务器芯片LPDDR/DDR控制器设计经验者优先。

有大规模集成电路设计经验，熟悉先进工艺（7nm及以下）设计流程与注意事项，具备PPA优化实战经验者优先