定制电路设计工程师(J11021)

负责高速低功耗嵌入式存储（SRAM、寄存器堆及新型存储）架构与电路全流程设计，按需开发存储器编译器；

完成数字定制计算单元、标准单元等定制电路开发及物理落地。

开展电路架构与拓扑优化，完成原理图、电路仿真、版图规划评审、全流程验证，输出时序/功耗/面积模型库特征化表征与配套 RTL 模型；

结合芯片规格、工艺约束迭代器件与版图设计，权衡速度、功耗、面积及可靠性指标。

协同相关团队搭建自动化设计流程，完成 DRC/LVS/ERC 物理验证，保障流片交付；复盘测试数据，迭代优化电路版图，沉淀设计规范。

微电子、电子科学与技术、半导体等相关专业，硕博应届；精通深亚微米 CMOS 工艺与器件物理，掌握 MOS、存储单元等器件特性。

掌握高速低功耗集成电路设计技术，熟悉时序、功耗、噪声、可靠性优化思路，了解 SRAM / 寄存器堆架构者优先。

熟练使用 Virtuoso、Hspice、Calibre 等原理图、仿真、版图验证工具；有定制电路、存储电路项目、竞赛或流片实操经验优先。

具备标准单元、定制运算电路、IO、存储器模块任一设计经历；掌握 Skill/Tcl 脚本、存储器编译器开发能力者加分。

具备良好团队协作能力，学习主动性强，能独立推进模块开发，勇于承接项目挑战。