芯片设计工程师（视频编解码方向）(J10959)

岗位概述 我们专注于高性能视频处理IP的研发与落地，聚焦 H.264、H.265（HEVC）、AV1等主流视频编解码标准，同时兼顾算法硬件化实现，助力视频编码IP在GPU芯片中落地。本岗位核心负责视频编解码模块的前端设计、算法适配与验证工作，培养方向为视频编解码芯片设计骨干，欢迎具备相关专业基础、热爱芯片研发的应届生加入。 岗位职责

1. 01

   参与视频编解码芯片前端设计，负责 H.264/HEVC/AV1等标准下编码/解码核心模块（如帧内预测、帧间预测、熵编码、变换量化等）的 RTL 代码编写、仿真与调试，确保模块功能符合协议规范与性能要求。

2. 02

   配合算法工程师完成视频编解码算法的硬件适配，将软件算法转化为可综合的硬件逻辑，优化模块的时序、功耗与资源利用率，支撑4K/8K 高清视频的实时编解码需求。

3. 03

   参与视频编解码模块的验证工作，配合完成模块级、系统级验证闭环。

4. 04

   跟进视频编解码标准的更新与行业技术趋势，协助优化现有模块架构，提升芯片的压缩效率、处理速度与兼容性，适配不同场景的视频处理需求。

5. 05

   配合后端工程师完成逻辑综合、布局布线相关工作，提供设计文档与技术支持，解决后端实现过程中出现的时序、信号完整性等问题。

1. 01

   硕士及以上学历，微电子、电子工程、计算机科学与技术、通信工程等相关专业。

2. 02

   具备扎实的数字电路设计基础，熟悉 Verilog HDL 或 SystemVerilog 语言，能够独立完成 RTL 代码编写、仿真与调试。

3. 03

   了解芯片设计流程（前端设计-验证-后端实现），熟悉 Synopsys/Vivado 等主流 EDA 工具的基本使用方法。

4. 04

   熟悉视频编解码基本原理，了解 H.264/HEVC/AV1等至少一种主流视频编解码标准的核心流程与关键模块，有相关项目经验者优先。

5. 05

   具备算法硬件化实现的基础能力，熟悉 C/C++语言，能够理解视频处理算法的核心逻辑，有算法与硬件协同开发经验者优先。

6. 06

   具备良好的逻辑思维能力与问题排查能力，能够独立分析并解决设计、验证过程中的常见问题。