阵列器件可靠性经理-Array Device Reliability Manager(J20570)

可靠性项目主导：主导DRAM Array器件相关所有项目的可靠性评估与认证工作，制定可靠性验证计划，推动项目各阶段可靠性目标达成；

工艺与失效机理分析：分析可靠性测试中出现的失效现象与工艺制造流程的对应关系，识别失效的物理机制，结合设计规则、工艺版图与器件结构，提出并推动工艺优化方案落地；

可靠性测试方法论建设：梳理常规器件失效机理，设计对应的电学测试方案，主导建立Array器件的可靠性测试平台，持续迭代测试方法与失效判定标准；

可靠性性能优化闭环：评估Array器件在不同工艺条件下的可靠性水平，识别性能短板，拉通工艺整合与器件设计团队，推动可靠性性能的精度提升与改善方案闭环；

跨团队协同与技术响应：建立测试异常响应对接机制，对测试过程中的技术问题主动与工艺整合、器件工程师沟通，协同推进技术问题解决并积累失效分析案例库。

教育背景与专业知识：硕士及以上学历，微电子、物理、材料或相关专业，具备扎实的半导体物理与器件物理基础；

专业技能与资格：能独立设计器件可靠性测试方案并完成电学测试数据的建模分析，判读失效机理与器件性能退化模型，硕士学历者7年以上工业界可靠性领域经验，博士学历者5年以上相关领域经验；

行业与专业经验：具备6年以上半导体行业可靠性相关经验，有工艺整合经验者优先；

项目/任务成果：主导过2个以上完整器件的可靠性评估项目，形成失效分析报告并推动工艺改善方案落地；

其他要求：具有跨团队协同能力，能在多项目并行的条件下迅速识别关键问题并驱动解决，推动工作高效闭环。