芯联集成电路制造
数字验证工程师(2027届)(J10953)
RESPONSIBILITIES
岗位职责
负责数字IP级/芯片子系统/系统级验证，参与前后仿真，混仿验证等全流程
基于UVM开发验证平台及VIP等验证模型，开发基于系统仿真的C代码测试用例
（可选）制定功能安全验证VPLAN及Checklist，开发交付验证用来
（可选）设计FuSa故障注入方案，并验证安全机制单点覆盖率
参与数字验证流程建设和维护与架构，设计等各团队合作确保功能覆盖率
业界有关验证的新技术，新工具，新方法学的研究与开发
REQUIREMENTS
任职要求
微电子，集成电路或计算机等相关专业
熟悉SystemVerilog语言，熟练掌握C语言，熟练掌握UVM验证方法学
熟悉一种或多种外设协议(Ethernet/CANFD/LIN/SENT/USART/SPI/I2C等)
熟悉Linux系统，熟练使用脚本语言（Makefile/shell/perl/python等）
积极主动，沟通顺畅，责任感强，自学能力强，有良好的团队合作精神
信息来自企业官方招聘渠道
OfferSeek 对公开岗位信息进行聚合、去重和结构化整理，最终申请以企业官方页面为准。