良率提升工程师-Yield Improvement Engineer(J19991)

负责日常TSI/2.5D/DRAM电性测试良率(CP数据与map）的监控、追踪与汇报；

主导并参与良率异常事件的调查，制定相关工艺实验计划（DOE), 验证良率问题根因，并与失效分析实验室合作，进行物理失效分析，将电性失效定位到具体的物理缺陷；

跨部门协作与问题解决，与各部门紧密合作，寻找良率提升机会，将根本原因分析的结果转化为可执行的工艺控制规范或设计规则，推动良率提升；

主导良率会议，汇报分析良率数据，推进并确保相关的良率改善措施落地执行；

开发和完善良率分析的方法、流程和自动化工具，提升团队的分析效率。

硕士及以上学历，微电子、半导体材料等相关专业； 2.5年以上半导体相关工作经验：工艺整合， module PE， defect reduction, 良率分析与提升经验皆可；

较强的统计学，逻辑思维能力。良好的跨部门合作、沟通协调能力；

了解封装/DRAM工作原理及基本测试原理优先。