DRAM设计验证工程师-DRAM Design Verification Engineer(J19764)

芯片级/模块级设计验证：负责全芯片级或模块级电路设计验证；

验证平台开发：开发验证平台，包括测试平台搭建和回归系统创建；

行为模型与检查器开发：根据存储器架构和功能开发行为模型、断言、检查器、监视器；

测试计划与覆盖率分析：制定测试计划并验证设计功能，执行覆盖率分析和回归测试，分析覆盖率缺口并采取多样化策略填补覆盖率漏洞；

电路调试支持：为设计团队提供电路调试支持。

教育背景与专业知识：本科及以上学历，微电子、电子工程等相关专业；

行业与专业经验：有LPDDR4或LPDDR5 DRAM产品验证经验者优先考虑；

专业技能与资格：具备CMOS电路设计的基础知识和理解；熟悉EDA设计工具，如Spectre、finesim、Virtuoso、Verilog等；优先考虑具有UVM、SystemVerilog、VPI/PLI、断言编码经验者；具备Perl、Python脚本经验者优先考虑；

其他要求：良好的团队合作和沟通能力，具备一定的管理经验；良好的学习能力，在灵活多变的环境中具有自我驱动力。