芯片低功耗设计专家-Low-Power Design Expert(J19880)

低功耗策略制定：参与DRAM产品低功耗整体策略制定，包括功耗分析、设计方案、工艺协同及系统功耗优化拆解；

低功耗设计开发：负责DRAM产品低功耗设计开发，包括内电压调控、分电压域调控、power gating、CLK gating等关键技术方案的设计与实现；

功耗建模与仿真：负责DRAM产品功耗系统性建模，完成JEDEC Spec功耗要求分析及特定系统场景下的功耗仿真；

跨部门协同优化：与DRAM测试及SOC系统团队紧密合作，分析DRAM产品的功耗优化方向，推动设计开发方案落地；

行业跟踪与竞品研究：密切关注全球DRAM功耗方面技术发展动态、市场趋势及竞争对手产品表现，输出技术预判与研发建议。

教育背景与专业知识：硕士及以上学历，微电子、计算机、电子、通信相关专业毕业；

行业与专业经验：5年以上数字或模拟电路设计经验，有在知名存储芯片企业或半导体研发机构工作经历者优先；

专业技能与资格：了解全定制设计流程，能使用VCS、DC、PTPX、finesim等EDA工具完成功耗分析与仿真；

项目/任务成果：主导或深度参与过至少一款芯片的低功耗设计与优化项目，具备以下至少两项经验：低功耗设计方法学研究、DRAM或SOC功耗仿真、电路PPA优化、低功耗控制IP设计、SOC系统功耗分析与拆解；

其他要求：具有较强跨部门协作与沟通能力，能主动跟踪技术前沿并转化为产品竞争力。