DRAM电路设计工程师（DFT）-DRAM Circuit Design Engineer（DFT）(J16545)

芯片级DFT架构定义与设计：参与芯片DFT架构的定义与设计，确保芯片设计满足可测试性要求；

DFT电路设计与优化：采用全定制电路设计方法和低功耗设计方法，完成DFT电路设计、仿真与优化，包括压缩测试模式、MBIST等；

ATE协同与良率提升：协助测试工程师进行ATE硅片分析，调试测试failure，推动芯片良率提升；

设计与测试软硬件协同：负责DRAM DFT设计与测试软硬件协同，推动测试效率提升与测试成本缩减；

跨团队协作与指导：指导版图团队进行相关电路布局布线，协同验证团队进行电路调试和问题解决，与测试团队合作管理DFT需求与设计实现。

教育背景与专业知识：硕士及以上学历，微电子、集成电路或相关专业毕业，对数字/模拟电路和CMOS器件原理有深入认识；

专业技能与资格：能使用Spectre、finesim、Hspice、Virtuoso、Calibre等EDA设计工具，具备混合信号电路设计和验证经验，包括电路实现、时序分析和优化；

行业与专业经验：有DDR/LPDDR DRAM产品设计和验证经验者优先，有全定制电路设计经验者优先；

项目/任务成果：主导或深度参与过至少一款芯片的DFT架构设计与实现，包括MBIST或压缩测试模式方案；

其他要求：具有良好的团队合作精神和沟通能力，学习能力强，能在灵活、充满活力的环境中自我激励。