ESD主任工程师(J20559)

全流程技术设计与开发：主导从底层ESD器件（如GGNMOS、SCR）的物理设计、TCAD仿真与参数化单元开发，到工艺测试结构设计、ESD标准单元库建设，最终实现全芯片防护网络规划、设计规则定制及物理验证（DRC/LVS/PERC）的全流程工作；

设计体系建设与IP管理：主导建立、优化并维护公司级的ESD设计流程、防护设计规范及技术标准，开发可复用的ESD IP库（含高压、高速等特殊防护结构），并开发配套的EDA自动化脚本（如使用Python/SKILL）以提升设计集成与验证效率；

深度技术攻关与失效分析：主导解决产品开发中遇到的重大ESD、EOS、Latch-up可靠性问题，运用FIB、TEM等分析工具进行失效定位，深入分析根因并提供从器件结构优化、电路调整到版图改进的有效解决方案，同时制定覆盖芯片级（CDM/MM）和系统级的全面ESD测试与验证方案；

团队领导与客户技术协同：主导ESD技术团队的构建、技术指导与能力建设，推动知识沉淀与传承，作为技术接口为内外部客户提供高级别ESD技术支持，包含设计评审、失效分析报告解读、防护方案定制及技术培训。

教育背景与专业知识：微电子、电子工程、半导体物理等相关专业，硕士及以上学历；

专业技能与资格：精通半导体器件物理、工艺制程及可靠性机理，能使用SPICE/TCAD完成器件与电路仿真，具备定制化版图设计与可靠性测试规划（TLP等）能力，能应用FIB、TEM等工具进行失效分析；

行业与专业经验：8年以上集成电路ESD防护设计经验，拥有先进工艺节点产品成功流片经验，熟悉Logic、BCD、RF等技术平台者优先；

项目/任务成果：主导过至少一款先进工艺节点的全芯片ESD防护方案设计，并成功流片，具备多项目、多工艺平台ESD IP开发与管理的项目成果；

其他要求：具有卓越的技术洞察力和复杂问题解决能力，优秀的跨部门沟通协作能力以及培养和带领团队的热情。