SOC资深设计工程师-Senior SOC Design Engineer(J19489)

RTL设计与集成：编写和集成顶层RTL代码（包含bus、ckgen、pinmux等），进行芯片级功能仿真、Quality Check、约束设计及低功耗检查（UPF/CPF）；

顶层架构规划：参与SoC顶层模块集成、时钟/复位/MTCMOS架构规划及芯片物理分区与层次设计，确保架构合理性与可实现性；

IP集成与系统互联：集成处理器核（如ARM/RISC-V/GPU/NPU）、高速接口（如DDR/USB/PCIe/SerDes）及各类外设IP，确保系统互联（NoC/AMBA）正确高效；

设计综合与验证：参与顶层设计综合与DFT、静态时序分析、功耗PTPX分析等环节，保障设计质量与性能达标；

文档编写与流程优化：编写详细的设计规格、集成指南和验证计划等文档，参与或主导设计流程、自动化脚本及设计方法学的改进。

教育背景与专业知识：微电子、电子工程、计算机等相关专业，硕士及以上学历；

专业技能与资格：精通Verilog/SystemVerilog，深入理解SoC架构、总线协议（AMBA AXI/AHB/APB）及常见外设接口，能使用nLint/Spyglass/CCD等flow，掌握逻辑综合、DFT、形式验证及静态时序分析，熟悉低功耗设计方法（如UPF/CPF）并了解物理设计基本概念；

行业与专业经验：5年以上数字IC设计经验，参与或主导过复杂SoC设计；

项目/任务成果：参与过至少一款高性能计算、AI加速器、高端移动SOC或safety&security相关芯片的完整设计流程并成功流片；

其他要求：具备良好的脚本能力用于设计自动化，具有英文技术文献阅读能力及跨职能项目协调能力。