可测性设计工程师(J10527)

负责大规模集成电路可测性需求分析、方案设计、仿真验证、测试调试等；负责芯片可测性设计及项目研制所需相关文档编制、评审、修改。

1. 01

   熟练掌握Verilog或VHDL硬件描述语言，能进行复杂逻辑电路设计和仿真验证；

2. 02

   熟练使用Modelsim、NCSIM或VCS等仿真工具；

3. 03

   熟练掌握西门子或synopsys公司的DFT设计工具和设计流程；

4. 04

   具有ATE测试调试经验；

5. 05

   具有较强的责任心以及良好的团队协作和沟通能力。