可靠性试验工程师(J10559)

负责半导体器件Burn-in、总剂量及单粒子效应测试原理图设计及PCB Layout,负责开发Burn-in、单粒子效应试验测试程序，负责老炼试验的技术执行，编写相应的设计文档及试验测试文档，解决试验过程中的软、硬件异常问题。

1. 01

   具有电子科学与技术、嵌入式开发、自动化类专业背景；

2. 02

   熟练使用Altium Desigher、Cadence或Mentor等EDA工具完成原理图与PCB设计；

3. 03

   熟练C/C++、VHDL、Verilog中的一种语言；有MCU、DSP或FPGA一种开发经验；

4. 04

   有良好的文档撰写能力。