良率提升研究专家-TD Yield Enhancement Expert(J20453)

主导DRAM/存储器制造全流程的良率损失基础研究，涵盖失效机理、缺陷来源与工艺波动关联，定位光刻、刻蚀、沉积、离子注入、抛光等各工艺步骤中影响良率的关键因子，明确缺陷产生机制、传播路径及其对产品性能的影响规律；

基于工艺数据、测试数据、失效分析数据设计并迭代多维度良率预测模型、缺陷关联模型及工艺窗口优化模型，提前识别良率风险并量化评估工艺参数波动影响，推动工艺窗口精准优化与良率预先管控；

结合大数据分析与机器学习技术，主导构建良率异常自动诊断、缺陷模式智能识别、瓶颈根因自动定位等工具模块，逐步替代人工分析流程，持续提升良率排查效率与分析准确度；

总结不同工艺节点、产品系列的良率提升共性规律，搭建可复用的分析框架与操作指南，联动工艺、制造、测试团队推广方法论，支撑全公司良率改善工作高效开展。

教育背景与专业知识：硕士及以上学历，具备微电子、材料科学与工程、电子科学与技术、集成电路工程、统计学等相关专业背景，具备半导体制造工艺、半导体物理与器件物理基础知识，能理解存储芯片制造流程及良率管控的基本逻辑；

专业技能与资格：具备失效分析方法与统计学分析方法应用能力，会使用常用统计或数据分析工具开展数据处理与结果解析，具备Python、R、SQL或机器学习建模基础者优先；

行业与专业经验：具备3年以上半导体制造良率分析、工艺集成或失效分析相关经验，有存储行业良率研究与工艺参与经验者优先；

项目/任务成果：主导过至少2个存储芯片或DRAM相关良率分析与优化项目，能结合量产数据输出良率改善结果；

其他要求：具有高度的逻辑分析与归纳能力，能够从海量数据中提炼核心规律，具备跨部门协同能力，能联动工艺、测试、制造团队推进方案闭环。