智能半导体研究员(J20424)

智能设计引擎构建：运用AI重构DRAM设计方式，突破LLM生成电路版图、仿真验证及缺陷预测等颠覆性技术边界，打造具备自我进化能力的智能设计引擎，重新定义芯片设计范式；

EDA工具链重构与AI化：评估并导入EDA工具完成特殊工艺节点功能分析与底层优化，搭建面向下一代工艺平台的仿真、验证及物理实现工具原型，主导EDA国产化在设计团队中的智能推广，利用Agent自动识别设计弱点并推荐优化方案；

半导体核心流程AI化架构设计：深入芯片设计、研发、制造、测试等业务流程，识别效率瓶颈并抽象为AI可求解问题，主导高价值AI应用场景的识别与需求分析，输出可落地的产品需求文档、原型设计及商业论证，协同算法、软件、数据、IT及业务团队推动方案可行性评估、数据准备及产线试跑；

智能化机会识别与方案落地：主动识别设计瓶颈中的智能化机会点，提出可行性技术方案，并主导从0到1的突破性落地，使用高性能C++或Python开发高质量工程系统；

前沿洞察与知识资产沉淀：跟踪NeurIPS、ICML、ICCAD、DAC、SPIE、ISSCC、JSSCC等顶会及工业界最新成果并输出前瞻性技术洞察报告，将落地案例、失败教训及最佳参数固化为可复用知识库与Agent模板。

学历要求：硕士研究生及以上，博士优先；

专业要求：集成电路、微电子、电子工程、计算机、自动化、数据科学、软件工程、材料、物理、数学等相关专业，欢迎跨学科复合背景；

其他要求（至少满足一项）： 具有集成电路设计与智能化技术的跨领域融合能力，能主动识别设计瓶颈中的智能化机会点并提出可行性技术方案，或能在入职一周内精读DRAM工艺论文、理解EDA脚本逻辑、看懂良率统计报告并指出改进点； 在DAC、ICCAD、NeurIPS、ICML、ISSCC、JSSCC、VLSI Symp、IMW等顶级会议或期刊以第一作者发表过论文； 主导或参与过芯片设计领域性能-功耗-面积优化项目，能提供具体案例，或主导或参与过芯片设计领域从0到1的技术突破性项目并取得可验证成果； 主导或参与开发过EDA工具或芯片设计自动化项目，拥有GitHub 1000+ Stars的高质量开源项目，或具有Kaggle大师、ACM-ICPC区域赛金牌、数学建模竞赛国家一等奖及以上荣誉，或在EDA厂商、晶圆厂、存储芯片设计团队完成过深度实习或课题。