芯联集成电路制造
封装良率工程师(2027届)(J10937)
RESPONSIBILITIES
岗位职责
AOI
新机台导入及PCN release
监控机台制程能力稳定性,提升机台效率
新产品recipe新建及路宽拓展,日常recipe优化
机台recipe SOP及新人training
特殊AOI需求评估
MA机台操作及复判能力培训 FVI:
FVI SOP/OCAP撰写,TA培训及MA考核
FVI成品外观异常复判
FVI成品外观检验规范制定
FVI成品外观异常排查及HL 良率提升:
YE hold lot处理,defect case 排查及OP报告书写
NTO Key Step defect收集,建立defect library
协助PIE进行客户投诉调查
各制程良率daily review&HL
YE相关系统搭建及维护
Daily/Weekly/Monthly良率数据统计及报告撰写
SYL/SBL/Defect Code制定及维护
REQUIREMENTS
任职要求
硕士及以上学历,微电子/电子科学/机械等理工类相关专业
熟悉半导体封装,具备数据整理分析能力,具有较强的质量意识
工作认真仔细,有责任心,学习能力,团队合作精神。
逻辑思路清晰、能独立完成问题排查及报告撰写
较强的安全环保意识和信息安全意识
信息来自企业官方招聘渠道
OfferSeek 对公开岗位信息进行聚合、去重和结构化整理,最终申请以企业官方页面为准。
