芯片物理设计工程师（AI方向）

负责SoC芯片COT全流程交付工作，覆盖从RTL到GDSII的中后端全链路收敛、时序功耗面积（PPA）优化、物理验证与投片Signoff，保障芯片高质量按期交付。

聚焦IC设计流程智能化升级，将机器学习、强化学习、大模型Agent技术落地到COT中后端核心场景，通过AI自主探索替代传统人工经验与数据模仿模式，优化逻辑综合、UPF/SDC产生、STA分析、布局布线、时序收敛、Shmoo分析、失效诊断等关键环节。

针对芯片设计流程卡点与迭代瓶颈，搭建AI驱动的自动化设计、仿真、验证闭环体系，优化EDA工具调用策略、批量数据分析与异常定位流程，缩短芯片回片调试与交付周期。

结合先进工艺特性，研究AI赋能的PPA优化策略与设计空间探索方法，挖掘算法迭代带来的设计收益，沉淀标准化、可复用的智能化COT交付流程与工具脚本。

跟进业界AI+EDA前沿技术，协同前后端、验证、测试团队推进设计流程自动化、智能化改造，构建COT交付领域的AI技术壁垒，支撑多项目并行高效交付。

微电子、集成电路、电子信息、计算机、人工智能等相关专业，硕士及以上学历。

扎实掌握数字IC后端/COT设计流程，熟悉布局布线、时序分析、物理验证、Signoff交付核心流程，理解芯片PPA优化逻辑。

掌握机器学习/深度学习基础理论，熟悉PyTorch/TensorFlow任一框架，了解强化学习、智能体决策、特征工程等AI技术，具备AI模型训练与落地思维。

熟练掌握Python/Tcl脚本开发，能够独立完成EDA自动化工具、数据分析、流程优化脚本开发，有IC设计自动化开发经验优先。

具备较强的问题拆解与技术攻坚能力，愿意深耕AI赋能芯片设计方向，有AI+EDA、流程智能化、后端自动化相关项目经验者优先。