数字中后端工程师-Digital Backend Design Engineer(J20367)

逻辑综合与形式验证： 主导数字芯片的逻辑综合、形式验证、静态时序分析及功耗分析，配合前端设计工程师完成RTL代码的交付与签核；

综合与物理设计： 主导逻辑综合和物理布局设计，具备从概念到验证的完整闭环设计经验，确保设计质量与效率；

SOC集成与方法论应用： 主导SOC集成流程和相关设计方法论在项目中的应用，确保模块间的协同优化，解决集成挑战；

自上而下设计流程： 主导自上而下的设计流程，涵盖从架构定义到实现阶段，提升设计效率和可扩展性；

高速时钟网络设计与优化： 主导高速时钟网络的设计与优化，具备实际动手经验和闭环经验，确保时序性能和信号完整性。

教育背景与专业知识：硕士及以上学历，电子工程、微电子或相关领域；

专业技能与资格：熟练使用EDA工具（如Design Compiler、ICC2、PrimeTime、Formality等）完成全流程设计，熟悉自上而下设计流程；

行业与专业经验：3年以上芯片设计经验，专注于半导体行业（如存储器、处理器等）；

项目/任务成果：主导过至少两款芯片的逻辑综合与物理设计项目并成功流片，具备高速时钟树实现的动手经验和闭环经验，包括时序分析和优化；

其他要求：对芯片集成和方法论非常熟悉，能独立解决集成挑战。