电路设计验证工程师-Design Verification Engineer(J20366)

验证方案制定与执行： 根据SPEC及项目整体要求，制定并输出验证方案，包括功能点提取分解、测试用例规划开发、覆盖率收集及验证报告输出等验证工作；

验证平台搭建与效率提升： 搭建验证平台，涵盖数模混仿平台的搭建，推进验证自动化以提高验证效率，并导入AI辅助验证；

设计协同与仿真推进： 与设计团队紧密合作，推动验证工作的收敛，对功能、时序、功耗仿真结果负责；

电路建模与中后端支持： 参与电路建模，协助中后端工程师完成校验与应用；

跨团队协同与产品迭代： 协同测试团队、系统应用团队完成验证前置和产品迭代。

教育背景与专业知识：本科及以上学历，电子工程或相关专业，具备电路分析基础；

专业技能与资格：精通SystemVerilog与UVM验证方法学，有Assertion使用经验，具备一定的脚本能力（TCL、Perl、Python），有AI辅助验证经验者优先，熟悉数模混合芯片设计验证流程；

行业与专业经验：3年以上芯片验证经验，参与过至少一款芯片从验证到量产的完整验证流程，有存储控制器相关经验、熟悉ONFI、Toggle协议者优先；

项目/任务成果：主导或深度参与过至少1款芯片的验证项目，完成从方案制定到验证报告输出的全流程闭环；

其他要求：具有团队精神、责任感、积极主动性，沟通能力强。