芯联集成电路制造
研发-IP设计工程师（2027届）(J10885)
RESPONSIBILITIES
岗位职责
熟练使用Virtuoso等电路设计工具和Hspice, Spectre等仿真工具，可以根据工作需要进行新项目电路设计及仿真验证；
深刻理解现有电路工作原理，随着经验的增加，可以对电路提出优化方案；
与版图工程师沟通，结合所负责的IP设计需求指导版图优化；
可以编写简单脚本，使用自动化脚本提升工作效率。
负责IP DK的开发与验证，保证交付质量。
REQUIREMENTS
任职要求
硕士及以上学历
微电子/半导体/物理/电子/材料/通信/计算机等相关专业；
能够熟练使用各种IC设计相关EDA工具，包括电路设计工具（Virtuoso），版图设计工具（Virtuoso/Laker/Smtcell），以及仿真工具Spectre/Hspice/Xa等；
了解器件基本工作原理，数字电路和模拟电路知识基础扎实；
有基本编程能力，能够编写脚本提升工作效率；
态度积极主动，有团队合作精神；
有较强的抗压能力，工作积极主动，勇于承担责任，善于思考总结，较强的安全环保意识，具有较强的信息安全意识
信息来自企业官方招聘渠道
OfferSeek 对公开岗位信息进行聚合、去重和结构化整理，最终申请以企业官方页面为准。