资深模拟ic工程师（mcu低功耗方向）(J11771)

模拟 IP 规格与架构定义 - 针对目标应用（低功耗 IoT、传感、控制等）定义模拟 IP 规格：功耗预算、精度、速度、面积与接口。 - 制定关键指标：ADC 有效位数 (ENOB)/INL/DNL、基准温漂与功耗、LDO 压差与静态电流、振荡器精度与启动时间、比较器失调与响应延迟等。

2. 02

   核心模拟电路设计（低功耗优先） - 数据转换器：设计 SAR ADC（含 CDAC、采样保持、比较器）、Σ-Δ ADC、DAC 等，满足低功耗与中等精度需求。 - 基准与电源监控：设计低功耗带隙基准（Bandgap）与曲率补偿基准、低静态电流 LDO、上电复位 (POR) 与欠压检测 (BOD)。 - 时钟与振荡器：设计低功耗 RC/低频振荡器、32kHz 实时时钟振荡器、晶体振荡器 (XTAL OSC) 及时钟失效检测。 - 比较器与运算放大器：设计低失调、低功耗比较器/运放/缓冲器，支持唤醒、阈值检测与信号调理。 - 传感与监控：设计温度传感器、电压/电流监控、电容/电阻触摸传感前端等。

3. 03

   低功耗设计技术落地 - 采用亚阈值工作、漏电流控制、电源门控（power gating）、动态电压/频率调节（DVFS）协同、占空比调度（duty-cycling）等手段压低静态与动态功耗。 - 运用斩波 (chopping) / 自归零 (auto-zero) / 数字修调 (trimming) 抑制失调、噪声与温漂，在超低功耗下维持精度。

4. 04

   建模、验证与流片 - 建立行为级/晶体管级模型，完成 AC/DC/瞬态/噪声/蒙特卡洛/PVT 角点仿真与功耗分解（leakage vs. dynamic）。 - 主导或深度参与 tape-out，撰写仿真规范与验证报告，闭环收敛低功耗下的设计裕度。

5. 05

   测试、表征与量产导入 - 编写实验室测试方案（bench plan），主导芯片表征、调试与失效分析（FA）。 - 协同测试、数字、良率工程团队完成 ATE 测试程序开发与量产良率爬坡，具备成功量产（mass production）记录。

6. 06

   跨职能协作 - 与 MCU 架构、数字、版图 (layout)、封装、测试团队紧密协作；指导模拟版图实现（匹配、噪声隔离、阱/衬底耦合）。 - 设计数字辅助修调/校准方案（OTP/eFuse/寄存器修调），撰写设计文档、专利与技术报告。