高级芯片架构工程师（低功耗）

负责 SoC 级或系统级的低功耗架构策略制定，定义功耗规格指标及验收标准，构建并优化功耗设计方法学；

主导低功耗技术方案规划，包括 Power Domain 划分、DVFS/AVS 策略制定、Clock Gating 及 Power Gating 分析与实施；

负责低功耗设计的全流程交付，协同后端及物理实现团队进行深度功耗分析，提供关键优化建议，确保芯片功耗目标达成；

建立和维护功耗模型，参与流片项目的功耗签核（Sign-off）工作，解决复杂场景下的功耗异常问题；

本科及以上学历，微电子、电子科学与技术、通信工程、计算机或相关专业背景；

具备5年及以上芯片低功耗设计经验，拥有完整的 SoC 流片项目成功案例；

精通低功耗设计技术，熟练掌握主流功耗分析与仿真工具（如静态时序分析、动态功耗验证等相关工具），具备独立的功耗建模与评估能力；

深入理解数字集成电路设计流程，熟悉前端设计至后端物理实现的低功耗协同优化机制。