数字IC后端高级工程师(J12808)

1、牵头 28nm/14/12nm/7/5/3/2nm 先进工艺节点下 GPU、高速数模混合接口及交换类模块芯片后端整体设计、流片交付与全流程验证工作，对项目 tapeout 进度、质量、成本负总责；

2、统筹从 netlist 到 GDS signoff 全链路后端交付，负责顶层 / 关键模块布局布线、时钟树、电源网络的架构方案决策，解决复杂物理实现、时序收敛、IR‑Drop 等关键技术难题；

3、主导芯片物理验证 (DRC/LVS/IR)、静态时序分析的技术方案，评审交付质量，推动流片前风险识别与闭环；

4、负责后端团队技术规划、能力建设、人员分工、导师体系搭建，搭建物理设计流程与脚本平台，沉淀可复用设计方法论；

5、跨前端设计、验证、IP、工艺、版图等团队协同，把控多项目并行的资源调度，识别项目风险，推动重大问题攻关；

6、跟踪先进工艺发展，评估新技术、工具、外包模式落地，持续优化交付效率与芯片性能。

1、微电子、电子工程等相关专业，本科及以上学历，8 年以上数字芯片后端物理设计经验，3 年及以上团队管理经验，有多颗 GPU / 高速数模混合芯片成功流片经验；

2、精通先进工艺（28nm 及以下）芯片物理设计全流程，深刻理解时钟树、电源规划、时序收敛、IR、物理验证等核心技术；熟练掌握 Perl/Tcl/Shell 脚本，能够主导流程开发与优化；

3、具备顶层芯片架构、后端方案评审能力，能独立研判并解决复杂时序、功耗、信号完整性等疑难问题；

4、优秀跨部门协同、风险预判与项目管理能力，善于带领团队攻坚，具备人才培养、团队搭建经验；

5、英语读写流利，可阅读工艺文档与 EDA 工具资料；结果导向，抗压能力强，具备良好职业素养与价值观。