C++软件和编译器开发工程师(J11090)

1.软硬件协同方案设计与开发： 负责设计、开发和优化连接虚拟平台与硬件平台的协同解决方案，包括但不限于Virtual Device, Protocol Adatpor, Mirror Memory等。

2.核心虚拟模型开发： 基于C++和SystemC/TLM2.0，开发和维护高性能、高精度的虚拟设备模型（PCIE, CXL, AMBA, Ethernet等），使其成为我们EDA产品的坚实基石。

3.系统级问题攻关： 深入研究和解决在软硬件协同验证中遇到的复杂系统级问题，如数据一致性、跨域时钟同步、系统性能瓶颈等。

4.前沿技术探索： 跟踪并研究最新的CPU架构、总线协议和虚拟化技术，将其融入到我们的产品和解决方案中，保持技术的领先性。

5.赋能客户与团队： 与架构师、产品经理和客户支持团队合作，将复杂的技术转化为强大的产品功能，并为团队内外提供系统级的技术洞见。

必备条件：

1.教育背景： 计算机科学、电子工程、通信工程或相关专业的本科及以上学历。

2.编程能力： 精通 C/C++ 编程语言，熟悉现代C++标准（C++11/14/17/20），具备扎实的软件工程基础和优秀的编码风格。

3.基础知识： 深入理解计算机体系结构、操作系统原理、数据结构与算法。

4.学习意愿： 对硬件工作原理有浓厚兴趣，并有强烈的意愿和快速学习能力去掌握硬件描述语言（如 Verilog/SystemVerilog）。（入职后将提供系统性的学习资源与项目实践）

5.软性技能： 具备出色的逻辑思维、问题分析与解决能力，以及良好的沟通和团队协作精神。 加分项（非必备）：

（1）有 PCIE, CXL, AMBA (AXI/APB), Ethernet 等任一总线协议的开发或验证经验。

（2）熟悉一种或多种虚拟平台技术（如 QEMU, SystemC/TLM 2.0）或相关仿真工具。

（3）有嵌入式系统软件、设备驱动程序开发或芯片验证（Verification）的相关经验。

（4）熟悉 Python/Shell 等脚本语言，能够用于自动化测试或工具开发。

（5）有 Verilog/SystemVerilog/VHDL 实际项目经验者优先。