数字验证实习生

① 学历要求： 微电子、电子工程、计算机、通信工程等相关专业硕士研究生在读； ② 技能基础： o 熟悉数字电路验证流程，掌握Verilog/SystemVerilog语言； o 了解UVM验证方法学或常用验证工具（VCS、ModelSim等）； o 具备脚本开发能力（Python/Perl/TCL/Shell等），熟悉Makefile或CI/CD工具优先； o 熟悉覆盖率驱动验证（CDV）、断言（Assertion）检查或形式验证者优先； ③ 能力要求： o 逻辑严谨，对验证场景的边界条件和异常处理有较强敏感度； o 有数字验证相关项目经验（如课程设计、科研项目或竞赛）者优先； o 实习期需保证每周至少4天到岗，能持续稳定实习1年以上。 岗位职责： ① 参与模块级或系统级数字验证工作，包括需求分解、验证方案制定及测试用例开发； ② 基于Verilog/SystemVerilog搭建验证平台，完成测试用例（Testcase）的编写与调试； ③ 使用UVM等验证方法学进行随机化测试、覆盖率（Coverage）收集及结果分析； ④ 协助完成原型系统（Prototype）的编码、仿真验证及问题定位； ⑤ 开发自动化脚本（Python/Perl/TCL等）优化验证流程，提升效率； ⑥ 撰写验证报告，配合设计团队完成缺陷修复与迭代优化。