DDR IP设计-（北京/武汉）(J11087)

岗位职责描述

1. 参与LPDDR/HBM/3DRAM controller等IP的架构设计与硬件实现优化，编写和维护微架构文档；

2. 完成各个IP的模块级架构设计，RTL实现、并参与支撑芯片开发全流程；

3. 完善验证计划，调试功能，分析和提升测试点覆盖率，直到最终验证收敛；

4. 完成时序收敛，面积优化，功耗优化，控制质量，；

5. 与系统架构、软件团队合作，定义GPU MSS端到端的性能提升，功耗控制，面积优化，RAS特性等；

6. 跟踪研究存储业界最新发展，完成新技术的实现、优化和创新等工作 - 如：存内计算，数据一致性模型，HBM3/4/5, GDDR6/7, LPDDR5/6 等内存特性及其控制、调度和优化等。

任职资格

1. 3年以上芯片微架构编写/RTL编写/综合/形式验证/STA经验，熟悉IC 开发全流程，熟练使用前端工具如DC/Formality/PT/VCS等；

2. 熟练掌握AMBA总线（ACE/AXI）或其他总线（如Tilelink），了解一致性/非一致性总线互联概念，了解cache、memory工作原理；

3. 了解不同带宽、延迟需求IP设计，熟悉总线设计与perf调优的机制，如Reorder buffer/memory interleave/QoS/Virtual channel等；

4. 工作积极主动, 擅于思考和规划，良好的团队合作精神和沟通能力，思路清晰、工作严谨；

5. 有DDR等存储IP经验者优先