NoC Performance Validation Engineer – NoC Performance(J10280)

岗位概述 负责片上互联（NoC）性能相关的硅后验证、bring-up 与 debug，聚焦带宽、时延、QoS、拥塞与一致性相关行为，并结合 FPGA/Emulator 与 ATE/SLT pattern 形成可量产验证能力。 工作职责

1. 01

   主导 NoC 性能向 post-silicon 验证：带宽/时延、QoS、priority、 thrashing/拥塞、多主多从冲突、cache 一致性相关路径等；

2. 02

   负责 NoC bring-up 与性能异常 debug（吞吐下降、长尾时延、死锁/活锁风险、路由/仲裁异常）；

3. 03

   在 FPGA / Emulator 上构建性能场景与压力模型，完成预硅评估与硅后问题复现；

4. 04

   开发可交付 ATE / SLT 的 NoC 相关 pattern（功能 + 关键性能筛查），支撑量产与分档；

5. 05

   建立 NoC 性能基线、监控指标与签发门禁，输出系统级性能结论与优化建议；

6. 06

   协同 CPU/GPU/DPU/内存子系统团队，定位跨 IP 的互联瓶颈并推动改善。

1. 01

   NoC / Interconnect / Fabric / 总线性能验证经验

2. 02

   深入理解 AXI/ACE/CHI 或同类协议，熟悉仲裁、路由、QoS、一致性与内存序基础

3. 03

   具备 post-silicon 性能分析与系统级 debug 能力

4. 04

   有 FPGA / Emulator 场景构建与性能复现经验

5. 05

   具备 ATE / SLT pattern 开发交付能力

6. 06

   擅长用 Python/MATLAB 做性能数据分析与可视化 加分项 CHI/ACE 一致性、多 die / chiplet 互联、PMU/perf counter、性能模型与硅后相关性分析经验