FPGA开发工程师(J17497)

1.精通Verilog/SystemVerilog或VHDL；熟悉LVDS/ADC接口、DDR、CDC、时序约束、帧同步和高速数据链路；

2.理解红外ROIC读出时序、积分控制、RAW图像、黑体/杜瓦/温控测试链路及图像采集中的丢帧和错行问题。

3.熟悉Xilinx/Intel高速收发器、PRBS、8b/10b或64b/66b、PAM4、FEC基本原理；

4..理解抖动、眼图、均衡和误码率；能进行高速板级联调。熟悉高精度时间测量、触发同步、TDC接口、ADC/LVDS采集和统计处理；理解激光雷达链路和距离误差来源。

1.硕士研究生及以上，测控技术、电子信息、通信工程、自动化、计算机等相关专业，理论基础扎实；

2.熟练使用Verilog或VHDL硬件描述语言，掌握FPGA开发全流程，熟悉时序约束、仿真验证、逻辑调试的基本方法，能独立完成基础FPGA模块的代码编写与功能验证；

3.有全国产化FPGA芯片的使用验证经历，能独立输出规范的模块开发文档，具备良好的问题分析与团队协作能力者优先；