硬件开发-AI核设计方向(北京/上海/深圳)

负责AI核的微架构设计、RTL实现、时序分析优化以及模块的PPA优化；

支撑AI核的的系统集成，以及文档编写；

与性能分析团队一起进行AI核性能改进；

与设计验证团队一起制定验证测试计划，覆盖率分析，芯片仿真以及调试。

微电子、集成电路、电子工程、计算机、通信专业硕士及以上学历；

熟悉数字电路设计原理和集成电路设计流程，了解ASIC/FPGA设计流程，包括逻辑综合、布局布线、时序分析和验证等；

良好的编程能力，熟练掌握至少一种硬件描述语言（如Verilog或VHDL）,熟悉C/C++、Python或其他编程语言；

熟悉EDA工具（如Cadence、Synopsys或Mentor Graphics等）的使用；

熟悉数字电路设计技术，如处理器架构、存储器、总线接口等。